• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電荷域濾波器，包括開關電容網路以及時脈產生器。開關電容網路的輸入端接收輸入信號。開關電容網路依照多個時脈信號取樣該輸入信號，其中該些時脈信號的相位彼此不同。時脈產生器耦接至開關電容網路，以提供該些時脈信號。時脈產生器依據控制信號調整該些時脈信號的相位差或脈衝寬度。
    公开号:TW201322625A
    申请号:TW100141848
    申请日:2011-11-16
    公开日:2013-06-01
    发明作者:Ming-Feng Huang
    申请人:Ind Tech Res Inst；
    IPC主号:H03H21-00
    专利说明:
    電荷域濾波器及其方法
    本發明是有關於一種濾波器，且特別是有關於一種電荷域濾波器(charge-domain filter,CDF)。
    電荷域濾波器使用開關電容網路(switched-capacitor network)之濾波技術。開關電容網路為離散時間信號處理(discrete time signal processing)中常見的一種電路，其中包括多個開關與多個電容。藉由導通、不導通該些開關，電荷域濾波器可控制該些電容儲存電荷的狀況，以對輸入信號進行濾波處理。相較於電容電阻式類比濾波電路，開關電容網路的濾波效果主要由其中各電容之間的尺寸比例來決定。縱使因更改製程而改變了各電容的面積，由於各電容之間的尺寸比例關係理想上不會隨著製程的更動而改變，所以開關電容網路的濾波效果依然不變。因此，開關電容網路相當適合製作於晶片中。
    然而，因為電荷域濾波器會進行電荷取樣，製程變異(process variation)將導致增益變異(gain variation)與直流偏移(DC offset)。若直流偏移很嚴重，接收器(receiver)中類比數位轉換器(Analog to Digital Converter,ADC)的可變增益放大器(variable gain amplifier,VGA)很難維持不變的增益(constant gain)。另一方面，電荷域濾波器的取樣脈衝(sampling pulse)相關於輸入取樣率(input sampling rate)。此意味著脈衝寬度與輸入取樣率成反比(inversely proportional)。因此，基於電荷域濾波器相同的FIR係數(coefficient)，窄頻(narrow band)電荷域濾波器將導致正增益變異(positive gain variation)，而寬頻(wide band)電荷域濾波器將導致增益損失(gain loss)。
    根據一實施範例提供一種電荷域濾波器(charge-domain filter,CDF)，以提供增益與/或直流偏移校正(gain and/or DC-offset calibration)機制。
    另根據一實施範例提出一種電荷域濾波器，包括開關電容網路(switched-capacitor network)以及時脈產生器(clock generator)。開關電容網路的輸入端接收輸入信號。開關電容網路依照多個時脈(clock)信號取樣該輸入信號，其中該些時脈信號的相位(phase)彼此不同。時脈產生器耦接至開關電容網路，以提供該些時脈信號。時脈產生器依據第一控制信號調整該些時脈信號的相位差，或依據第二控制信號調整該些時脈信號的脈衝寬度(pulse width)。
    再根據一實施範例提出一種時脈產生器，用以產生多個時脈信號。時脈產生器包括N個單元脈衝胞UPC_1~UPC_N以及N個可程設寬度胞PWC_1~PWC_N。單元脈衝胞UPC_1~UPC_N相互串聯。其中，第i個單元脈衝胞UPC_i依照第一頻率取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個延遲時脈，以獲得第i個脈衝信號。第i個單元脈衝胞UPC_i依據第一控制信號將所述第i個脈衝信號延遲，以獲得第i個延遲時脈。第i個單元脈衝胞UPC_i將所述第i個延遲時脈輸出給第i+1個單元脈衝胞UPC_(i+1)。第i個可程設寬度胞PWC_i耦接至第i個單元脈衝胞UPC_i，以接收該第i個脈衝信號。第i個可程設寬度胞PWC_i依據第二控制信號調整第i個脈衝信號的脈衝寬度，以獲得該些時脈信號中的第i個時脈信號clki。
    再根據一實施範例提出一種電荷域濾波的方法，包括：接收一輸入訊號於一開關電容網路，並依照多個時脈信號取樣該輸入信號，其中該些時脈信號的相位彼此不同；以及依據至少一控制信號調整一時脈產生器所產生該些時脈信號的相位差或脈衝寬度。
    基於上述，本揭露實施方式可以不改變開關電容網路的該些時脈信號的預設脈衝寬度(default pulse width)而調整該些時脈信號的相位差，使得電荷域濾波器可以提供可變的頻寬(variable bandwidth)、不變的增益(constant gain)與穩定的直流準位(stable DC level)。本揭露實施方式可以針對電荷域濾波器的製程變異問題，依據製程變異調整開關電容網路的該些時脈信號的脈衝寬度，以便補償製程變異所導致的增益變異(gain variation)，使得電荷域濾波器可以提供不變的增益與穩定的直流準位。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施範例，並配合所附圖式作詳細說明如下。
    圖1是依照本揭露一實施例說明一種電荷域濾波器100的功能方塊示意圖。此電荷域濾波器100包括開關電容網路(switch-capacitor network) 110以及時脈產生器(clock generator)120。時脈產生器120耦接至開關電容網路110，以提供N個時脈信號clk1、clk2、clk3、...、clkN。開關電容網路110的輸入端接收輸入信號VIN。開關電容網路110依照時脈信號clk1~clkN取樣輸入信號VIN。其中，該些時脈信號clk1~clkN的相位彼此不同。開關電容網路110以離散時間信號處理(discrete time signal processing)方式過濾輸入信號VIN而對應輸出過濾結果OUTB。也就是說，藉由導通、不導通多個內部開關，開關電容網路110可控制內部電容儲存電荷的狀況，以對輸入信號VIN進行濾波處理。
    任何開關電容網路或是任何電荷域濾波器皆可用來實現上述開關電容電路110。例如，圖2是依照本揭露一實施例，說明圖1所示開關電容網路110的功能方塊示意圖。開關電容網路110包括放大器210以及開關電容網路220_1、220_2、...、220_(N-1)、220_N。放大器210可以是轉導放大器(transconductance amplifier,TA)或運算放大器(operation amplifier,OP-AMP)或其他放大器。放大器210的輸入端接收輸入信號VIN。放大器210的輸出端連接至開關電容網路220_1~220_N的輸入端。開關電容網路220_1~220_N無須全由同一型式之電路實現。例如，開關電容網路220_1~220_N可以是時脈效率電荷域濾波器(clock-efficient charge-domain filter,CECDF)。藉由設計電荷域濾波器100內各個開關電容網路220_1~220_N之結構，可產生不同的濾波效果。
    於本實施例中，開關電容網路220_1~220_N的階數長度(tap-length)為N。也就是說，開關電容網路220_1~220_N各自具有N個時脈輸入端CK1、CK2、...、CKN，以接收時脈信號clk1~clkN。時脈產生器120提供該些時脈信號clk1~clkN給開關電容網路220_1~220_N，其中前述時脈信號clk1~clkN具有不同相位。每一個開關電容網路接收上述時脈信號clk1~clkN的順序互不相同。例如，開關電容網路220_1的時脈輸入端CK1~CKN分別接收時脈信號clk1、clk2、...、clkN，開關電容網路220_2的時脈輸入端CK1~CKN分別接收時脈信號clkN、clk1、clk2、...、clk(N-1)。以此類推，開關電容網路220_(N-1)的時脈輸入端CK1~CKN分別接收時脈信號clk3、clk4、...、clkN、clk1、clk2，開關電容網路220_N的時脈輸入端CK1~CKN分別接收時脈信號clk2、clk3、...、clkN、clk1。
    本揭露實施時可以用任何方式實現開關電容網路220_1~220_N，不限於此。例如，圖3是依照本揭露一實施例，說明圖2所示開關電容網路220_1的電路示意圖。其他開關電容網路220_2~220_N的實現方式可以參照開關電容網路220_1的相關說明。開關電容網路220_1包括多個取樣單元310_1、310_2、...、310_(N-2)以及加總單元320。取樣單元310_1~310_(N-2)的取樣端連接至開關電容網路220_1的輸入端Iin。所述多個取樣單元310_1~310_(N-2)各自以不同相位對開關電容網路220_1的輸入端Iin進行取樣。加總單元320的輸入端連接至所述多個取樣單元310_1~310_(N-2)的輸出端，以加總取樣單元310_1~310_(N-2)的取樣結果，並將加總結果輸出至開關電容網路220_1的輸出端Iout。
    在此說明取樣單元310_1的實施範例，其他取樣單元310_2~310_(N-2)可以參照取樣單元310_1的相關說明以及參照圖3的揭露內容。取樣單元310_1包括取樣開關SWsmp、取樣電容C1、重置開關SWrst以及輸出開關SWout。取樣開關SWsmp之控制端連接至開關電容網路220_1的時脈輸入端CK1。取樣開關SWsmp的第一端做為取樣單元310_1的輸入端，以連接至開關電容網路220_1的輸入端Iin。取樣電容C1的第一端連接至取樣開關SWsmp的第二端。重置開關SWrst的第一端連接至取樣電容C1的第一端。重置開關SWrst的第二端與取樣電容C1的第二端連接至參考電壓(例如接地電壓)。重置開關SWrst的控制端連接至開關電容網路220_1的時脈輸入端CKN。輸出開關SWout的控制端連接至開關電容網路220_1的時脈輸入端CK(N-1)。輸出開關SWout的第一端連接至取樣電容C1的第一端，輸出開關SWout的第二端做為取樣單元310_1的輸出端，以連接至加總單元320的輸入端。
    上述取樣單元310_2~310_(N-2)的取樣開關之控制端分別連接至開關電容網路220_1的時脈輸入端CK2~CK(N-2)。圖4是依照本揭露的實施例說明圖3中時脈輸入端CK1~CKN的信號與致能信號EN的時序示意圖。請參照圖3與圖4。取樣單元310_1~310_(N-2)依序輪流對開關電容網路220_1的輸入端Iin進行取樣，並將取樣結果存放在取樣電容C1、C2、...、CN-2。當取樣單元310_1~310_(N-2)都完成取樣後，時脈輸入端CK(N-1)的時脈信號會觸發取樣單元310_1~310_(N-2)將各自的取樣結果輸出給加總單元320。在取樣單元310_1~310_(N-2)將各自的取樣結果輸出給加總單元320之後，時脈輸入端CKN的信號會觸發取樣單元310_1~310_(N-2)將各自的取樣結果重置(reset)為某一初始值(例如0伏特)。
    如圖3所繪示，加總單元320包括加總電容Csum、開關SW1、電容C’sum、開關SW2以及開關SW3。加總電容Csum的第一端連接至取樣單元310_1~310_(N-2)的輸出端。當取樣單元310_1~310_(N-2)的輸出開關導通(turn on)時，加總電容Csum可以將取樣單元310_1~310_(N-2)的取樣結果加總。
    開關SW1的第一端連接至取樣單元310_1~310_(N-2)的輸出端，而開關SW1的控制端受控於控制信號VIIR。電容C’sum的第一端連接至開關SW1的第二端，而電容C’sum的第二端連接至參考電壓(例如接地電壓)。藉由控制信號VIIR可以控制開關SW1導通與否，進而等效地改變加總電容Csum的電容值。由於改變加總電容Csum的等效電容值，故可以改變所需頻寬。因此，開關SW1與電容C’sum又可稱為頻寬程設電路(bandwidth programming circuit)。
    開關SW2的第一端連接至加總電容Csum的第一端，而開關SW2的控制端連接至開關電容網路220_1的時脈輸入端CKN。開關SW3的第一端連接至開關SW2的第二端。開關SW3的第二端連接至參考電壓(例如接地電壓)。開關SW3的控制端受控於致能信號EN。藉由致能信號EN的操作，開關電容網路220_1可以被程設為無限脈衝響應(Infinite Impulse Response，以下稱IIR)濾波器或有限脈衝響應(Finite Impulse Response，以下稱FIR)濾波器。若針對窄頻帶(narrow band)而使致能信號EN為低準位，則開關SW2對加總電容Csum的重置操作會被禁能(disable)，使得在下一個加總期間(summation period)前，電荷被保持在電容Csum及/或C’sum。也就是說，在致能信號EN為低準位時，開關電容網路220_1可以視為IIR濾波器。此IIR濾波器於z域(z domain)的轉移函數(transfer function)如下：
    若針對寬頻帶(wide band)而使致能信號EN為高準位，則開關SW2對加總電容Csum的重置操作會被致能(enable)，而在下一個加總期間之前丟棄電容Csum及/或C’sum的電荷。也就是說，在致能信號EN為高準位時，開關電容網路220_1可以視為FIR濾波器。此FIR濾波器於z域的轉移函數如下：
    所以，上述開關SW2與開關SW3可以稱為FIR/IIR濾波器選擇電路。此外，依照函數(1)，控制信號V IIR 控制開關SW1的電阻以改變電容C’sum所儲存的電荷，有效地改變加總電容Csum的等效電容值，進而調變IIR濾波器的頻率響應。依照函數(1)與函數(2)，信號頻寬是可程設的。應用本實施例者可以依據設計需求而省略上述FIR/IIR濾波器選擇電路(即開關SW2與SW3)與/或上述頻寬程設電路(即開關SW1與電容C’sum)。已過濾的輸出信號(開關電容網路220_1的輸出端Iout信號)被下轉換(down-converted)至基頻帶(baseband)。
    圖5是依照本揭露一實施例，說明圖1所示時脈產生器120的電路方塊示意圖。時脈產生器120可以依據第一控制信號CS1調整該些時脈信號clk1~clkN的相位差，以及依據第二控制信號CS2調整該些時脈信號clk1~clkN的脈衝寬度。藉由調整該些時脈信號clk1~clkN的相位差，該些時脈信號clk1~clkN的脈衝於時間上彼此不重疊。電荷域濾波器100可以在需要不同頻帶寬度(band width)時補償直流偏移(DC offset)與增益變異(gain variation)。
    於本實施例中，時脈產生器120包括N個單元脈衝胞(unit pulse cell,UPC) UPC_1~UPC_N、N個可程設寬度胞(programmable width cell,PWC) PWC_1~PWC_N以及回授控制胞(feedback control cell,FCC) 510。回授控制胞510耦接至該些單元脈衝胞UPC_1~UPC_N。回授控制胞510依據第三控制信號CS3提供不同的回授路徑於該些單元脈衝胞UPC_1~UPC_N之間。例如，回授控制胞510可以依據第三控制信號CS3提供回授路徑於單元脈衝胞UPC_1與單元脈衝胞UPC_N之間。回授控制胞510控制回授路徑，以選擇所需的時脈週期(clock period)以及特定的輸出取樣率(output sampling rate)。
    單元脈衝胞UPC_1~UPC_N可以提供一個預設脈衝寬度(default pulse width)與特定的延遲給可程設寬度胞PWC_1~PWC_N與下一級單元脈衝胞。單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照第一頻率Fs1取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個延遲時脈以獲得第i個脈衝信號CLKis。或者，第i個單元脈衝胞UPC_i取樣來自於回授控制胞510的回授路徑的延遲時脈以獲得第i個脈衝信號CLKis。該第i個單元脈衝胞UPC_i依據第一控制信號CS1將所述第i個脈衝信號CLKis延遲以獲得第i個延遲時脈，以及將所述第i個延遲時脈輸出給第i+1個單元脈衝胞UPC_(i+1)，或者將所述第i個延遲時脈輸出給回授控制胞510的回授路徑。
    可程設寬度胞PWC_1~PWC_N當中的第i個可程設寬度胞PWC_i耦接至該第i個單元脈衝胞UPC_i，以接收該第i個脈衝信號CLKis。例如，第1個可程設寬度胞PWC_1耦接至該第1個單元脈衝胞UPC_1，以接收該第1個脈衝信號CLK1s。該第i個可程設寬度胞PWC_i依據第二控制信號CS2調整該第i個脈衝信號CLKis的脈衝寬度，以獲得該些時脈信號clk1~clkN中的第i個時脈信號clki。該第i個可程設寬度胞PWC_i將所述第i個時脈信號clki輸出給開關電容網路110。
    圖6是依照本揭露一實施例繪示在假設階數長度N為16的情況下，圖5中時脈信號clk1~clkN的波形時序示意圖。圖6所示實施例是假定時脈信號clk1~clk16的預設脈衝寬度(default pulse width) PW約略為1/Fs1。所述預設脈衝寬度PW是依照設計需求來決定的。在不改變開關電容網路110的該些時脈信號clk1~clk16的預設脈衝寬度PW的情況下，本實施例中單元脈衝胞UPC_1~UPC_16可以依據第一控制信號CS1調整該些時脈信號clk1~clk16的相位差，例如調整時脈的延遲時間DT。因此，電荷域濾波器100可以依據第一控制信號CS1調整輸出頻帶寬度。由於時脈信號clk1~clk16的預設脈衝寬度PW不變，所以電荷域濾波器100的增益與直流準位亦不會改變。藉由控制單元脈衝胞UPC_1~UPC_16所輸出脈衝信號的延遲，電荷域濾波器100可以提供可變的頻寬、不變的增益與穩定的直流準位。
    然而，製程變異可能會使電荷域濾波器100的增益與直流準位發生漂移。請參照圖5與圖6，針對電荷域濾波器的製程變異，可程設寬度胞PWC_1~PWC_N可以依據第二控制信號CS2調整開關電容網路110的該些時脈信號clk1~clkN的脈衝寬度PW，以便補償製程變異所導致的增益變異，使得電荷域濾波器100可以提供不變的增益與穩定的直流準位。當製程變異導致電荷域濾波器100的增益損失時，可程設寬度胞PWC_1~PWC_N將選擇寬脈衝選項以便補償增益損失。相反地，可程設寬度胞PWC_1~PWC_N可以選擇窄脈衝選項以便補償電荷域濾波器100的增益抬升(gain boost)。
    基於電荷域濾波器100的製程變異，當使用於不同頻帶寬度時，可程設寬度胞PWC_1~PWC_N固定了所需要的直流準位。電荷域濾波器100的可程設寬度胞PWC_1~PWC_N可以提供寬的脈衝以改善電荷域濾波器100的增益損失(gain loss)，以及和直流準位一樣支持窄脈衝以提升電荷域濾波器100的增益。最後，參照所需頻寬、增益與直流準位，系統可以對應地提供特定控制信號CS1、CS2與CS3給單元脈衝胞UPC_1~UPC_N、回授控制胞510與可程設寬度胞PWC_1~PWC_N，因此達成了電荷域濾波器100的增益與直流偏移校正功能。
    圖5繪示了第1個單元脈衝胞UPC_1的一種實施方式。其他單元脈衝胞UPC_2~UPC_N的實現方式可以參照單元脈衝胞UPC_1的相關說明而類推之，並或以相同原理實現，不以此為限。第1個單元脈衝胞UPC_1包括脈衝產生器(pulse generator) 520以及可程設延遲胞(programmable delay cell,PDC) 530。脈衝產生器520依照第一頻率Fs1取樣前一個單元脈衝胞輸出的延遲時脈，以輸出第1個脈衝信號CLK1s給第1個可程設寬度胞PWC_1。例如，脈衝產生器520經由回授控制胞510的回授路徑取樣單元脈衝胞UPC_N輸出的第N個延遲時脈，以輸出第1個脈衝信號CLK1s給該第1個可程設寬度胞PWC_1。可程設延遲胞530耦接至脈衝產生器520以接收第1個脈衝信號CLK1s。可程設延遲胞530依據第一控制信號CS1延遲所述第1個脈衝信號CLK1s，以獲得第1個延遲時脈，以及將所述第1個延遲時脈輸出給下一個單元脈衝胞，例如單元脈衝胞UPC_2。可程設延遲胞530可以用D型正反器(D flip-flops)、反相器鏈(inverter chain)、壓控延遲線(voltage controlled delay line,VCDL)等元件實現之，但不以此為限。為了在不同的頻寬下保持不變的增益與穩定的直流準位，可程設延遲胞530延長了從脈衝產生器510到下一個單元脈衝胞UPC_2的延遲脈衝。此延遲時間反比於頻寬。其表示長的脈衝延遲幫助了電荷域濾波器100提供高除頻率。藉由提供適性時脈週期給電荷域濾波器100，電荷域濾波器100可以具有不變的增益與穩定的直流準位。藉由控制來自單元脈衝胞UPC_1~UPC_N的脈衝信號的延遲，電荷域濾波器100可以同時地提供可變的頻寬、不變的增益、穩定的直流準位。
    圖7是依照本揭露一實施例說明圖5所示時脈產生器120的電路方塊示意圖。於本實施例中，回授控制胞510包含多個回授開關，如圖7所示。這些回授開關的操作是由第三控制信號CS3所決定。這些回授開關可以決定回授路徑，例如於單元脈衝胞UPC_1的輸入端與單元脈衝胞UPC_N的輸出端之間提供回授路徑，如圖7所示。
    於圖7所示實施例中，脈衝產生器520包括正反器。此正反器的觸發端接收第一頻率Fs1，正反器的輸入端耦接至前一個單元脈衝胞的輸出端，而正反器的輸出端耦接至可程設延遲胞530的輸入端。系統控制器可以傳送初始值給單元脈衝胞UPC_1~UPC_N的脈衝產生器520的正反器的設定端SET，以設定脈衝信號CLK1s~CLKNs的初始狀態。
    可程設延遲胞530包含延遲線(delay line)。圖7中繪示兩個反閘來表示延遲線。延遲線的輸入端接收脈衝產生器520輸出的脈衝信號CLK1s。延遲線的輸出端輸出延遲時脈給下一個單元脈衝胞UPC_2。圖7中雖繪示兩個反閘來表示延遲線，然而延遲線的實際實現方式不應以此為限。第一控制信號CS1可以決定/控制延遲線的延遲時間，因此第一控制信號CS1可以調整圖6所示延遲時間DT。
    請參照圖7，於本實施例中，可程設寬度胞PWC_1~PWC_N各自包括一個延遲線以及一個及閘。以其中第i個可程設寬度胞PWC_i為例，所述延遲線的輸入端耦接至第i個單元脈衝胞UPC_i，以接收該第i個脈衝信號CLKis，其中該延遲線的延遲時間是受控於第二控制信號CS2。及閘的第一輸入端耦接至第i個單元脈衝胞UPC_i，以接收第i個脈衝信號CLKis。及閘的第二輸入端耦接至該延遲線的輸出端。及閘的輸出端將所述第i個時脈信號clki輸出給開關電容網路110。
    圖8是依照本揭露一實施例說明圖5所示時脈產生器120的電路方塊示意圖。圖8所示實施例可以參照圖5、圖6與圖7的相關說明。不同於圖7所示實施例之處，在於圖8所示實施例中是以正反器串來實現可程設延遲胞530。
    圖9是依照本揭露一實施例說明圖8所示正反器串中單一個正反器900的電路方塊示意圖。此正反器串之正反器900包括純單相位時脈(True Single-Phase Clocking,TSPC)正反器910、及閘920以及多工器930。正反器910的輸入端做為正反器900的輸入端Din。正反器910的觸發端接收觸發時脈CLK。及閘920的第一輸入端耦接至正反器910的輸出端。及閘920的第二輸入端接收選擇信號Sec。多工器930的控制端接收選擇信號Sec。多工器930的第一輸入端耦接至正反器910的輸入端。多工器930的第二輸入端耦接至及閘920的輸出端。多工器930的輸出端做為正反器900的第一輸出端Qp，以連接至此正反器串中的下一級正反器的輸入端。及閘920的輸出端做為正反器900的第二輸出端Qo。
    圖10是依照本揭露一實施例說明圖5所示可程設寬度胞PWC_1的電路方塊示意圖。其它可程設寬度胞PWC_2~PWC_N可以參照可程設寬度胞PWC_1的相關實施說明。於本實施例中，可程設寬度胞PWC_1包含及閘1005、多工器1010、壓控延遲線(voltage controlled delay line,VCDL) 1015以及及閘1020。及閘1005的第一輸入端耦接至脈衝產生器520，以接收脈衝信號CLK1s。及閘1005的第二輸入端接收第二頻率Fs2。在其他實施例中，及閘1005的第二輸入端是接收不同於第二頻率Fs2的時脈寬度的其他時脈信號。多工器1010的控制端接收控制信號VH。多工器1010的第一輸入端耦接至脈衝產生器520，以接收脈衝信號CLK1s。多工器1010的第二輸入端耦接至及閘1005的輸出端。壓控延遲線1015的控制端接收控制信號CS2。壓控延遲線1015的輸入端耦接至多工器1010的輸出端。及閘1020的第一輸入端耦接至多工器1010的輸出端。及閘1020的第二輸入端耦接至壓控延遲線1015的輸出端。及閘1020的輸出端OUT做為可程設寬度胞PWC_1的輸出端，以輸出不同時脈寬度給開關電容網路110。
    圖11與圖12是依照本揭露一實施例，說明圖10所示可程設寬度胞PWC_1的信號波形示意圖。當控制信號VH為邏輯0時，可程設寬度胞PWC_1所產生的脈衝寬度可以大於0.5/Fs2，如圖11所示。當控制信號VH為邏輯1時，可程設寬度胞PWC_1所產生的脈衝寬度可以小於0.5/Fs2，如圖12所示。
    圖13是依照另一實施例說明圖1所示時脈產生器120的電路方塊示意圖。圖13所示實施例可以參照圖5的相關說明。不同於圖5所示實施例之處，在於圖13所示實施例中省略了可程設寬度胞PWC_1~PWC_N。時脈產生器120包括N個單元脈衝胞UPC_1~UPC_N以及回授控制胞510。單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照第一頻率Fs1取樣前一個單元脈衝胞輸出的延遲時脈(例如第i-1個單元脈衝胞UPC_(i-1)的第i-1個延遲時脈)，以獲得時脈信號clk1~clkN中的第i個時脈信號clki。該第i個單元脈衝胞UPC_i輸出該第i個時脈信號clki給開關電容網路110。另外，第i個單元脈衝胞UPC_i依據第一控制信號CS1將所述第i個時脈信號clki延遲以獲得第i個延遲時脈，以及將所述第i個延遲時脈輸出給下一個單元脈衝胞，例如第i+1個單元脈衝胞UPC_(i+1)。
    在一些情況下，製程變異的問題可能可以被容忍(或被忽視)。在製程變異所導致的增益變異可以被容忍的情況下，可程設寬度胞PWC_1~PWC_N可以被省略而不用去補償時脈信號clk1~clk16的脈衝寬度。或者，在其他實施例中，在需要補償製程變異所導致的增益變異的情況下，調整時脈信號clk1~clk16的脈衝寬度的工作可以由單元脈衝胞UPC_1~UPC_N與搭配第一頻率Fs1來完成。例如，採用圖7所示可程設延遲胞530與改變第一頻率Fs1來實現單元脈衝胞UPC_1~UPC_N。
    圖14是依照本揭露一實施例說明圖1所示時脈產生器120的電路方塊示意圖。時脈產生器120耦接至開關電容網路110以提供時脈信號clk1~clkN，其中該些時脈信號clk1~clkN的脈衝於時間上彼此相鄰接，例如圖4所示。時脈產生器120依據控制信號CS2調整時脈信號clk1~clkN的脈衝寬度。
    時脈產生器120包括N個單元脈衝胞UPC_1~UPC_N、N個可程設寬度胞PWC_1~PWC_N以及回授控制胞510。N個單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照第一頻率Fs1取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個脈衝信號CLK(i-1)s，以獲得第i個脈衝信號CLKis。該第i個單元脈衝胞UPC_i將所述第i個脈衝信號CLKis輸出給第i+1個單元脈衝胞UPC_(i+1)。可程設寬度胞PWC_1~PWC_N中第i個可程設寬度胞PWC_i耦接至第i個單元脈衝胞UPC_i，以接收該第i個脈衝信號CLKis。例如，第1個可程設寬度胞PWC_1耦接至第1個單元脈衝胞UPC_1，以接收該第1個脈衝信號CLK1s。第i個可程設寬度胞PWC_i依據第二控制信號CS2調整第i個脈衝信號CLKis的脈衝寬度，以獲得該些時脈信號clk1~clkN中的第i個時脈信號clki，以及該第i個可程設寬度胞PWC_i將所述第i個時脈信號clki輸出給開關電容網路110。
    圖14所示實施例可以參照圖5的相關說明。不同於圖5所示實施例之處，在於圖14所示實施例中每一個單元脈衝胞UPC_1~UPC_N各自省略了可程設延遲胞530。於第i個單元脈衝胞UPC_i中，脈衝產生器520依照第一頻率Fs1取樣前一個單元脈衝胞UPC_(i-1)輸出的第i-1個脈衝信號CLK(i-1)s，以輸出第i個脈衝信號CLKis給下一個單元脈衝胞UPC_(i+1)與第i個可程設寬度胞PWC_i。在不需要動態改變頻帶寬度的應用狀況下，單元脈衝胞UPC_1~UPC_N可以不需要調整該些時脈信號clk1~clkN的相位差。針對電荷域濾波器的製程變異，可程設寬度胞PWC_1~PWC_N可以依據第二控制信號CS2調整開關電容網路110的該些時脈信號clk1~clkN的脈衝寬度，以便補償製程變異所導致的增益變異，使得電荷域濾波器100可以提供不變的增益與穩定的直流準位。
    依照本揭露，提出一電荷域濾波的方法實施例，包括：接收一輸入訊號於一開關電容網路，並依照多個時脈信號取樣該輸入信號，其中該些時脈信號的相位彼此不同，以及依據至少一控制信號調整一時脈產生器所產生該些時脈信號的相位差或脈衝寬度。
    其中可以藉由調整該些時脈信號的相位差，使得該些時脈信號的脈衝於時間上彼此不重疊。另可以調整該些時脈信號的脈衝寬度，使得該些時脈信號的脈衝於時間上彼此相鄰接。
    綜上所述，在一些實施例中電荷域濾波器100可以不改變開關電容網路110的脈信號clk1~clkN的預設脈衝寬度，而調整該些時脈信號clk1~clkN的相位差，使得電荷域濾波器100可以提供可變的頻寬、不變的增益與穩定的直流準位。針對電荷域濾波器100的製程變異問題，在另一些實施例中電荷域濾波器100可以依據控制信號CS2調整開關電容網路110的時脈信號clk1~clkN的脈衝寬度，以便補償製程變異所導致的增益變異，使得電荷域濾波器100可以提供不變的增益與穩定的直流準位。
    雖然已以實施範例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．電荷域濾波器
    110、220_1~220_N．．．開關電容網路
    120．．．時脈產生器
    210．．．放大器
    310_1~310_(N-2)．．．取樣單元
    320．．．加總單元
    510．．．回授控制胞
    520．．．脈衝產生器
    530．．．可程設延遲胞
    900、910．．．正反器
    920、1005、1020．．．及閘
    930、1010．．．多工器
    1015．．．壓控延遲線
    C1~CN-2、Csum、C’sum、．．．電容
    clk1~clkN．．．時脈信號
    CLK1s~CLKNs．．．脈衝信號
    CS1~CS3、VH．．．控制信號
    PWC_1~PWC_N．．．可程設寬度胞
    Sec．．．選擇信號
    SW1、SW2、SW3、SWout、SWrst、SWsmp．．．開關
    UPC_1~UPC_N．．．單元脈衝胞
    圖1是依照本揭露一實施例說明一種電荷域濾波器的功能方塊示意圖。
    圖2是依照本揭露一實施例，說明圖1所示開關電容網路的功能方塊示意圖。
    圖3是依照本揭露一實施例，說明圖2所示開關電容網路的電路示意圖。
    圖4是依照本揭露一實施例，說明圖3中時脈輸入端CK1~CKN的信號與致能信號EN的時序示意圖。
    圖5是依照本揭露一實施例說明圖1所示時脈產生器的電路方塊示意圖。
    圖6是依照本揭露一實施例，繪示在假設階數長度N為16的情況下，圖5中時脈信號clk1~clkN的波形時序示意圖。
    圖7是依照本揭露一實施例說明圖5所示時脈產生器的電路方塊示意圖。
    圖8是依照本揭露一實施例說明圖5所示時脈產生器的電路方塊示意圖。
    圖9是依照本揭露一實施例，說明圖8所示正反器串中單一個正反器的電路方塊示意圖。
    圖10是依照本揭露一實施例，說明圖5所示可程設寬度胞的電路方塊示意圖。
    圖11與圖12是依照本揭露一實施例說明圖10所示可程設寬度胞的信號波形示意圖。
    圖13是依照本揭露一實施例說明圖1所示時脈產生器的電路方塊示意圖。
    圖14是依照本揭露一實施例說明圖1所示時脈產生器的電路方塊示意圖。
    100．．．電荷域濾波器
    110．．．開關電容網路
    120．．．時脈產生器
    510．．．回授控制胞
    520．．．脈衝產生器
    530．．．可程設延遲胞
    clk1~clkN．．．時脈信號
    CLK1s~CLKNs．．．脈衝信號
    CS1~CS3．．．控制信號
    PWC_1~PWC_N．．．可程設寬度胞
    UPC_1~UPC_N．．．單元脈衝胞
    权利要求:
    Claims (28)
    [1] 一種電荷域濾波器，包括：一開關電容網路，其輸入端接收一輸入信號，該開關電容網路依照多個時脈信號取樣該輸入信號，其中該些時脈信號的相位彼此不同；以及一時脈產生器，耦接至該開關電容網路以提供該些時脈信號，其中該時脈產生器依據一第一控制信號調整該些時脈信號的相位差，或依據一第二控制信號調整該些時脈信號的脈衝寬度。
    [2] 如申請專利範圍第1項所述之電荷域濾波器，其中依據該第一控制信號調整該些時脈信號的相位差，使得該些時脈信號的脈衝於時間上彼此不重疊。
    [3] 如申請專利範圍第1項所述之電荷域濾波器，其中該時脈產生器包括：N個單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照一第一頻率取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個延遲時脈以獲得該些時脈信號中的第i個時脈信號clki，該第i個單元脈衝胞UPC_i輸出該第i個時脈信號clki給該開關電容網路，該第i個單元脈衝胞UPC_i依據該第一控制信號將所述第i個時脈信號clki延遲以獲得第i個延遲時脈，以及該第i個單元脈衝胞UPC_i將所述第i個延遲時脈輸出給第i+1個單元脈衝胞UPC_(i+1)。
    [4] 如申請專利範圍第3項所述之電荷域濾波器，其中該第i個單元脈衝胞UPC_i包括：一脈衝產生器，依照該第一頻率取樣該第i-1個單元脈衝胞UPC_(i-1)輸出的該第i-1個延遲時脈，以輸出該第i個時脈信號clki給該開關電容網路；以及一可程設延遲胞，耦接至該脈衝產生器以接收該第i個時脈信號clki，其中該可程設延遲胞依據該第一控制信號延遲所述第i個時脈信號clki以獲得第i個延遲時脈，以及將所述第i個延遲時脈輸出給該第i+1個單元脈衝胞UPC_(i+1)。
    [5] 如申請專利範圍第4項所述之電荷域濾波器，其中該脈衝產生器包括：一正反器，該正反器的觸發端接收該第一頻率，該正反器的輸入端耦接至該第i-1個單元脈衝胞UPC_(i-1)以接收該第i-1個延遲時脈，該正反器的輸出端輸出該第i個時脈信號clki給該開關電容網路與該可程設延遲胞。
    [6] 如申請專利範圍第4項所述之電荷域濾波器，其中該可程設延遲胞為D型正反器、反相器鏈或壓控延遲線。
    [7] 如申請專利範圍第3項所述之電荷域濾波器，其中該時脈產生器還包括：一回授控制胞，耦接至該些單元脈衝胞UPC_1~UPC_N，其中該回授控制胞依據一第三控制信號提供不同的回授路徑於該些單元脈衝胞UPC_1~UPC_N之間。
    [8] 如申請專利範圍第1項所述之電荷域濾波器，其中該時脈產生器包括：N個單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照一第一頻率取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個延遲時脈以獲得第i個脈衝信號，該第i個單元脈衝胞UPC_i依據該第一控制信號將所述第i個脈衝信號延遲以獲得第i個延遲時脈，以及該第i個單元脈衝胞UPC_i將所述第i個延遲時脈輸出給第i+1個單元脈衝胞UPC_(i+1)；以及N個可程設寬度胞PWC_1~PWC_N，其中第i個可程設寬度胞PWC_i耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，該第i個可程設寬度胞PWC_i依據該第二控制信號調整該第i個脈衝信號的脈衝寬度以獲得該些時脈信號中的第i個時脈信號clki，以及該第i個可程設寬度胞PWC_i將所述第i個時脈信號clki輸出給該開關電容網路。
    [9] 如申請專利範圍第8項所述之電荷域濾波器，其中該第i個單元脈衝胞UPC_i包括：一脈衝產生器，依照該第一頻率取樣該第i-1個單元脈衝胞UPC_(i-1)輸出的該第i-1個延遲時脈，以輸出該第i個脈衝信號給該第i個可程設寬度胞PWC_i；以及一可程設延遲胞，耦接至該脈衝產生器以接收該第i個脈衝信號，其中該可程設延遲胞依據該第一控制信號延遲所述第i個脈衝信號以獲得該第i個延遲時脈，以及將所述第i個延遲時脈輸出給該第i+1個單元脈衝胞UPC_(i+1)。
    [10] 如申請專利範圍第9項所述之電荷域濾波器，其中該脈衝產生器包括：一正反器，該正反器的觸發端接收該第一頻率，該正反器的輸入端耦接至該第i-1個單元脈衝胞UPC_(i-1)以接收該第i-1個延遲時脈，該正反器的輸出端輸出該第i個時脈信號clki給該可程設延遲胞。
    [11] 如申請專利範圍第9項所述之電荷域濾波器，其中該可程設延遲胞為D型正反器、反相器鏈或壓控延遲線。
    [12] 如申請專利範圍第9項所述之電荷域濾波器，其中該可程設延遲胞為一正反器串，該正反器串包括至少一正反器，該正反器包括：一純單相位時脈正反器，該純單相位時脈正反器的輸入端做為該正反器的輸入端，該純單相位時脈正反器的觸發端接收一觸發時脈；一及閘，該及閘的第一輸入端耦接至該純單相位時脈正反器的輸出端，該及閘的第二輸入端接收一選擇信號Sec，該及閘的輸出端做為該正反器的第二輸出端；以及一多工器，該多工器的控制端接收該選擇信號，該多工器的第一輸入端耦接至該純單相位時脈正反器的輸入端，該多工器的第二輸入端耦接至該及閘的輸出端，該多工器的輸出端做為該正反器的第一輸出端，以連接至該正反器串中的下一級正反器的輸入端。
    [13] 如申請專利範圍第8項所述之電荷域濾波器，其中該第i個可程設寬度胞PWC_i包括：一延遲線，其輸入端耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，其中該延遲線的延遲時間是受控於該第二控制信號；以及一及閘，該及閘的第一輸入端耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，該及閘的第二輸入端耦接至該延遲線的輸出端，該及閘的輸出端將所述第i個時脈信號clki輸出給該開關電容網路。
    [14] 如申請專利範圍第8項所述之電荷域濾波器，其中該第i個可程設寬度胞PWC_i包括：一第一及閘，該第一及閘的第一輸入端耦接至該脈衝產生器520以接收該脈衝信號，該第一及閘的第二輸入端接收一第二頻率；一多工器，該多工器的控制端接收一控制信號，該多工器的第一輸入端耦接至該脈衝產生器以接收該脈衝信號，該多工器的第二輸入端耦接至該及閘的輸出端；一壓控延遲線，該壓控延遲線的控制端接收該第二控制信號，該壓控延遲線的輸入端耦接至該多工器的輸出端；以及一第二及閘，該及閘的第一輸入端耦接至該多工器的輸出端，該及閘的第二輸入端耦接至該壓控延遲線的輸出端，該及閘的輸出端做為該可程設寬度胞PWC_i的輸出端，以輸出不同時脈寬度給該開關電容網路。
    [15] 如申請專利範圍第8項所述之電荷域濾波器，其中該時脈產生器還包括：一回授控制胞，耦接至該些單元脈衝胞UPC_1~UPC_N，其中該回授控制胞依據一第三控制信號提供不同的回授路徑於該些單元脈衝胞UPC_1~UPC_N之間。
    [16] 如申請專利範圍第1項所述之電荷域濾波器，其中依據該第二控制信號調整該些時脈信號的脈衝寬度，使得該些時脈信號的脈衝於時間上彼此相鄰接。
    [17] 如申請專利範圍第1項所述之電荷域濾波器，其中該時脈產生器包括：N個單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照一第一頻率取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個脈衝信號以獲得第i個脈衝信號，以及該第i個單元脈衝胞UPC_i將所述第i個脈衝信號輸出給第i+1個單元脈衝胞UPC_(i+1)；以及N個可程設寬度胞PWC_1~PWC_N，其中第i個可程設寬度胞PWC_i耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，該第i個可程設寬度胞PWC_i依據該第二控制信號調整該第i個脈衝信號的脈衝寬度以獲得該些時脈信號中的第i個時脈信號clki，以及該第i個可程設寬度胞PWC_i將所述第i個時脈信號clki輸出給該開關電容網路。
    [18] 如申請專利範圍第17項所述之電荷域濾波器，其中該第i個單元脈衝胞UPC_i包括：一脈衝產生器，依照該第一頻率取樣該第i-1個單元脈衝胞UPC_(i-1)輸出的該第i-1個脈衝信號，以輸出該第i個脈衝信號給該第i+1個單元脈衝胞UPC_(i+1)與該第i個可程設寬度胞PWC_i。
    [19] 如申請專利範圍第18項所述之電荷域濾波器，其中該脈衝產生器包括：一正反器，該正反器的觸發端接收該第一頻率，該正反器的輸入端耦接至該第i-1個單元脈衝胞UPC_(i-1)以接收該第i-1個脈衝信號，該正反器的輸出端輸出該第i個脈衝信號給該第i+1個單元脈衝胞UPC_(i+1)與該第i個可程設寬度胞PWC_i。
    [20] 如申請專利範圍第17項所述之電荷域濾波器，其中該第i個可程設寬度胞PWC_i包括：一延遲線，其輸入端耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，其中該延遲線的延遲時間是受控於該第二控制信號；以及一及閘，該及閘的第一輸入端耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，該及閘的第二輸入端耦接至該延遲線的輸出端，該及閘的輸出端將所述第i個時脈信號clki輸出給該開關電容網路。
    [21] 如申請專利範圍第17項所述之電荷域濾波器，其中該時脈產生器還包括：一回授控制胞，耦接至該些單元脈衝胞UPC_1~UPC_N，其中該回授控制胞依據一第三控制信號提供不同的回授路徑於該些單元脈衝胞UPC_1~UPC_N之間。
    [22] 一種時脈產生器，用以產生多個時脈信號，該時脈產生器包括：N個單元脈衝胞UPC_1~UPC_N相互串聯，其中第i個單元脈衝胞UPC_i依照一第一頻率取樣第i-1個單元脈衝胞UPC_(i-1)輸出的第i-1個延遲時脈以獲得第i個脈衝信號，該第i個單元脈衝胞UPC_i依據一第一控制信號將所述第i個脈衝信號延遲以獲得第i個延遲時脈，以及該第i個單元脈衝胞UPC_i將所述第i個延遲時脈輸出給第i+1個單元脈衝胞UPC_(i+1)；以及N個可程設寬度胞PWC_1~PWC_N，其中第i個可程設寬度胞PWC_i耦接至該第i個單元脈衝胞UPC_i以接收該第i個脈衝信號，以及該第i個可程設寬度胞PWC_i依據一第二控制信號調整該第i個脈衝信號的脈衝寬度以獲得該些時脈信號中的第i個時脈信號clki。
    [23] 如申請專利範圍第22項所述之時脈產生器，其中該第i個單元脈衝胞UPC_i包括：一脈衝產生器，依照該第一頻率取樣該第i-1個單元脈衝胞UPC_(i-1)輸出的該第i-1個延遲時脈，以輸出該第i個脈衝信號給該第i個可程設寬度胞PWC_i；以及一可程設延遲胞，耦接至該脈衝產生器以接收該第i個脈衝信號，其中該可程設延遲胞依據該第一控制信號延遲所述第i個脈衝信號以獲得該第i個延遲時脈，以及將所述第i個延遲時脈輸出給該第i+1個單元脈衝胞UPC_(i+1)。
    [24] 如申請專利範圍第23項所述之時脈產生器，其中該脈衝產生器包括：一正反器，該正反器的觸發端接收該第一頻率，該正反器的輸入端耦接至該第i-1個單元脈衝胞UPC_(i-1)以接收該第i-1個延遲時脈，該正反器的輸出端輸出該第i個時脈信號clki給該可程設延遲胞。
    [25] 如申請專利範圍第23項所述之時脈產生器，其中該可程設延遲胞為D型正反器、反相器鏈或壓控延遲線。
    [26] 一種電荷域濾波的方法，包括：接收一輸入訊號於一開關電容網路，並依照多個時脈信號取樣該輸入信號，其中該些時脈信號的相位彼此不同；以及依據至少一控制信號調整一時脈產生器所產生該些時脈信號的相位差或脈衝寬度。
    [27] 如申請專利範圍第26項所述之方法，其中藉由調整該些時脈信號的相位差，使得該些時脈信號的脈衝於時間上彼此不重疊。
    [28] 如申請專利範圍第26項所述之方法，其中調整該些時脈信號的脈衝寬度，使得該些時脈信號的脈衝於時間上彼此相鄰接。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI443966B|2014-07-01|電荷域濾波裝置及頻寬補償電路
    TWI478490B|2015-03-21|電荷域濾波器及其方法
    JP4860760B2|2012-01-25|シグマデルタ・アナログ−デジタル変換器においてフィードバック信号を生成する方法及び装置
    US7315200B2|2008-01-01|Gain control for delta sigma analog-to-digital converter
    JP6133523B1|2017-05-24|高速シリアライザ／デシリアライザのために正確なクロック位相信号を生成するための回路
    TWI437817B|2014-05-11|電荷域濾波器及其方法
    JP5240193B2|2013-07-17|電圧電流変換器およびこれを用いたフィルタ回路
    US7936297B2|2011-05-03|Analog to digital converter
    JPH06338798A|1994-12-06|低域通過フィルタ装置
    US8362828B2|2013-01-29|Sampling filter using multiple clocks
    JP3942091B2|2007-07-11|デジタルアナログ変換器
    TWI246249B|2005-12-21|Frequency tuning loop for active-Rc filters
    WO2013012574A1|2013-01-24|Passive discrete time analog filter
    US20100179977A1|2010-07-15|Sampled filter with finite impulse response
    KR101539114B1|2015-07-23|데시메이션이 없는 ｆｉｒ 필터
    CN102315832B|2014-04-23|电荷域滤波装置及其频宽补偿电路
    Pérez-Aloe et al.1997|Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations
    TWI548210B|2016-09-01|電荷域濾波裝置及其操作方法
    TWI580232B|2017-04-21|線性等化器
    Repo et al.2003|Programmable switched capacitor 4-tap FIR filter
    Guilar et al.2005|A 200 MS/s passive switched-capacitor FIR equalizer using a time-interleaved topology
    TWI408895B|2013-09-11|濾波器截止頻率校正電路
    Duppils et al.1999|Realization of fully programmable narrow-band FIR filters with SC technique
    Zahabi et al.2004|A low-power programmable low-pass switched capacitor filter using double sampling technique
    GB2251524A|1992-07-08|Analogue oversampled finite impulse response filter
    同族专利:
    公开号 | 公开日
    TWI437817B|2014-05-11|
    US20130120033A1|2013-05-16|
    US8558607B2|2013-10-15|
    US20140002165A1|2014-01-02|
    US8836417B2|2014-09-16|
    CN103117723A|2013-05-22|
    CN103117723B|2015-07-29|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9154344B2|2014-01-13|2015-10-06|Industrial Technology Research Institute|Charge-domain filter apparatus and operation method thereof|US7006813B2|2001-08-15|2006-02-28|Texas Instruments Incorporated|Efficient charge transfer using a switched capacitor resistor|
    US6856925B2|2001-10-26|2005-02-15|Texas Instruments Incorporated|Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space|
    JP2006295343A|2005-04-06|2006-10-26|Matsushita Electric Ind Co Ltd|スイッチトキャパシタフィルタ及びフィードバックシステム|
    JP2007324659A|2006-05-30|2007-12-13|Sony Corp|チャージドメインフィルタ回路|
    JP2008017220A|2006-07-06|2008-01-24|Sony Corp|チャージドメインフィルタ回路|
    TWI346789B|2006-09-11|2011-08-11|Sony Corp||
    JP2009021870A|2007-07-12|2009-01-29|Sony Corp|信号生成装置、フィルタ装置、信号生成方法およびフィルタ方法|
    JP2009027389A|2007-07-18|2009-02-05|Sony Corp|信号処理装置、フィルタ装置、信号処理方法、およびフィルタ方法|
    JP4683037B2|2007-11-26|2011-05-11|ソニー株式会社|チャージドメインフィルタ回路|
    JP4525741B2|2007-11-26|2010-08-18|ソニー株式会社|チャージドメインフィルタ回路|
    TWI358911B|2007-12-24|2012-02-21|Ind Tech Res Inst|Receiver with discrete-time down-conversion and fi|
    US7825715B1|2008-10-03|2010-11-02|Marvell International Ltd.|Digitally tunable capacitor|
    US8768997B2|2009-02-05|2014-07-01|Qualcomm Incorporated|Passive switched-capacitor filters conforming to power constraint|
    US8324961B2|2010-05-31|2012-12-04|Industrial Technology Research Institute|Charge domain filter and bandwidth compensation circuit thereof|US10193532B2|2014-06-10|2019-01-29|Agency For Science, Technology And Research|Method of operating a finite impulse response filter|
    CN106330189B|2016-08-24|2019-05-21|黄山学院|一种电荷域电容数字转换电路|
    CN106314257B|2016-08-24|2018-07-10|黄山市瑞兴汽车电子有限公司|基于电荷域信号处理的汽车车灯触摸屏控制电路|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100141848A|TWI437817B|2011-11-16|2011-11-16|電荷域濾波器及其方法|TW100141848A| TWI437817B|2011-11-16|2011-11-16|電荷域濾波器及其方法|
    CN201110447551.9A| CN103117723B|2011-11-16|2011-12-23|电荷域滤波器及其方法|
    US13/335,945| US8558607B2|2011-11-16|2011-12-23|Charge-domain filter and method thereof|
    US14/014,364| US8836417B2|2011-11-16|2013-08-30|Charge-domain filter and method thereof and clock generator|
    [返回顶部]